# **EUROPEAN PATENT OFFICE**

### Patent Abstracts of Japan

**PUBLICATION NUMBER** 

05259476

**PUBLICATION DATE** 

08-10-93

**APPLICATION DATE** 

18-12-92

APPLICATION NUMBER

04355628

APPLICANT: NIPPON STEEL CORP;

(b)

**INVENTOR:** 

IWASA SHOICHI;

INT.CL.


H01L 29/788 H01L 29/792 G11C 16/02


G11C 16/04 H01L 27/115

TITLE

NONVOLATILE SEMICONDUCTOR

STORAGE DEVICE AND 1 MANUFACTURE THEREOF.





PURPOSE: To provide the structure of a nonvolatile semiconductor storage device high in integration.

CONSTITUTION: In a semiconductor storage device where a plurality of nonvolatile semiconductor storage elements are arranged on a semiconductor substrate 11, the end of a source electrode 32 and one end face of an element isolating insulating film 42 are arranged being conformed on the semiconductor substrate 11, and further this is equipped with the second polycrystalline silicon layers 38 and the first polycrystalline silicon layer 48 to become gate electrodes being stacked on this element isolating insulating film 42, conforming to the on end face, which conforms to the end of the source electrode 32, of this element isolating insulating film 42.

COPYRIGHT: (C)1993,JPO&Japio

(19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号

## 特開平5-259476

(43)公開日 平成5年(1993)10月8日

(51) Int.Cl.\*

體別記号 庁内整理番号

FI

技術表示箇所

H01L 29/788

29/792

23/130

G 1 1 C 16/02

H01L 29/78

371

9191-5L

G11C 17/00

307 D

L

審査請求 未請求 請求項の数18(全 14 頁) 最終頁に続く

(21) 出願番号

特顧平4-355628

(22)出顧日

平成4年(1992)12月18日

(31) 優先権主張番号 特額平3-353664

特顯平3-353664 平3 (1991)12月18日

(32)優先日 (33)優先権主張国

日本(JP)

(71)出額人 000006655

新日本製罐株式会社。

東京都千代田区大手町2丁目6番3号

(72)発明者 岩佐 昇一

相模原市潤野辺 5-10-1 新日本製罐株

式会社エレクトロニクス研究所内


(74)代理人 弁理士 國分 孝悦

### (54) 【発明の名称】 不揮発性半導体配憶装置及びその製造方法

### (57)【要約】

【目的】 集積度のより高い不揮発性半導体記憶装置の 構造を提供する。

【構成】 半導体基板11上に複数の不揮発性半導体配 億素子を配列した半導体配億装置において、ソース電極 32の端部と素子分離絶録膜42の一端面とが半導体基 板11上で整合して配置され、さらにこの案子分離絶録 膜42のソース電極32の端部と整合する一端面と整合 してこの素子分離絶縁膜42上に積層配置されているゲート電極となる第2多結晶シリコン層38、第1多結晶 シリコン層48を備えた構成である。



#### 【特許請求の範囲】

【請求項1】 括性領域に2重拡散層が形成されている 半導体基板と、

この半導体基板の上に形成され一端面が前記2重拡散層、 の端部と整合して配置された素子分離絶縁膜と、

この素子分離絶縁膜の前記整合する一端面と整合してこ の素子分離絶縁膜上に積層配置されているゲート部とを 有することを特徴とする不揮発性半導体配憶装置。

【請求項2】 前記ゲート部は、情報を蓄積するための 浮遊ゲートを更に有することを特徴とする請求項1配載 10 を有する前配ソース電極と、 の不揮発性半導体記憶装置。

【請求項3】 前記浮遊ゲートは、前配案子分離絶縁膜 上を一部覆って前記活性領域上に形成されていることを 特徴とする請求項2記載の不揮発性半導体記憶装置。

【請求項4】 前記浮遊ゲートと前記活性領域とを隔て る絶録膜を更に有することを特徴とする請求項2記載の 不揮発性半導体記憶装置。

【請求項5】 前記ゲート部は、前記浮遊ゲートへの情 報書積を制御するための制御ゲートを更に有することを 特徴とする請求項2記載の不揮発性半導体記憶装置。

【請求項6】 前記制御ゲートは、隣あう不揮発性半導 体記憶装置の制御ゲートと互いに接続していることを特 徴とする請求項5記載の不揮発性半導体記憶装置。

【請求項7】 第1の導電性を有する半導体基板に複数 の不揮発性の半導体記憶装置素子をマトリクス状に構成 してなる不揮発性半導体配位装置であって、

前記半導体基板の活性領域に形成され、前記第1の導電 性とは逆の導電特性をもつ第2の導電性を有する2重拡

この2重拡散層の端部と一端面が前配半導体基板上で整 30 合して配置され、上記各半導体記憶装置素子を電気的に 分離するための素子分離絶縁膜と、

この素子分離絶縁膜の前記2重拡散層の端部と整合する 一端面と整合してこの素子分離絶縁膜上に積層配置され ているゲート部とを有すること特徴とする不揮発性半導 **体配偿装置。** 

【請求項8】 前記ゲート部は、情報を蓄積するための 浮遊ゲートを更に有することを特徴とする請求項?記載 の不揮発性半導体記憶装置。

上を一部覆って前記活性領域上に形成されていることを 特徴とする請求項8記載の不揮発性半導体記憶装置。

【請求項10】 前記浮遊ゲートと前記活性領域とを隔 てる絶縁膜を更に有することを特徴とする請求項8配載 の不揮発性半導体記憶装置。

【請求項11】 前記ゲート部は、前記浮遊ゲートへの 情報者積を制御するための制御ゲートを更に有すること を特徴とする請求項8記載の不揮発性半導体記憶装置。

【請求項12】 前記制御ゲートは、隣あう不揮発性半 導体記憶装置の制御ゲートと互いに接続していることを 50 【0001】

特徴とする請求項11記載の不揮発性半導体記憶装置。

【請求項13】 第1の導電性を有する半導体基板の活 性領域にソース電極、ドレイン電極が形成され、前記活 性領域上に第1のゲート絶縁膜を介して浮遊ゲート、第 2ゲート絶縁膜、制御ゲートが順次積層配置された不揮 発性のMOS電界効果トランジスタを有する不揮発性半 導体記憶楽子をマトリクス状に構成してなる不揮発性半 導体配憶装置であって、

前記第1の導電性とは逆の導電特性を持つ第2の導電性

前記ソース電極の端部と一端面が前記半導体基板上で整 合して配置され、前記各不揮発性半導体配憶素子を電気 的に分離するための素子分離絶縁膜と、

この素子分離絶縁膜の前配ソース電極の端部と整合する 一端面と整合してこの素子分離絶縁膜上に積層配置され ているゲート部とを有することを特徴とする不揮発性半 導体記憶装置。

【請求項14】 前紀ゲート部は前記浮遊ゲートと、前 配浮遊ゲート上に前記第2ゲート絶縁膜を介して形成さ 20 れている前記制御ゲートとを含むことを特徴とする請求 . 項13記載の不揮発性半導体記憶装置。

【請求項15】 前記浮遊ゲートは前記半導体基板の活 性領域上に前配第1のゲート絶縁膜を介して、前記案子 分離絶縁膜上に一部乗り上げて形成されていることを特 敵とする請求項14記載の不揮発性半導体記憶装置。

【請求項16】 前記浮遊ゲートは降あうMOS電界効 果トランジスタの浮遊ゲートとは前記素子分離絶録膜上 で分離されていることを特徴とする請求項15記載の不 揮発性半導体記憶装置。

【請求項17】 前配ソース電極は、前配半導体基板の 活性領域表面近傍にある第2導電性不純物を濃く含んだ 濃い拡散領域と、この濃い拡散領域の外側に存在し、濃 い拡散領域よりも第2導電性不純物を導く含んだ薄い拡 散領域とを有することを特徴とする請求項13記載の不 揮発性半導体記憶装置。

【請求項18】 半導体基板の表面に素子分離用の絶縁 膜を縞状に形成し、

前記絶縁膜と交わって延在するように前記半導体基板上 にゲート配線を形成し、

【請求項9】 前記浮遊ゲートは、前記素子分離絶縁膜 40 一対の前記ゲート配線に挟まれている領域のうちでソー ス領域とすべき部分を露出させるように、前記半導体基 板及び前配ゲート配線上にレジストを形成し、

> 前紀ゲート配線と前記レジストとをマスクにして前記絶 縁膜を除去し、

> 前記半導体基板とは反対導電型で相対的に低濃度の第1 の不純物層を、前配ゲート配線と前配レジストとをマス クにして前記半導体基板に形成することを特徴とする不 揮発性半導体配憶装置の製造方法。

【発明の詳細な説明】

-528

【産業上の利用分野】本発明は、いわゆるフラッシュE EPROMと称されている一括消去型不揮発性半導体配 億装置等の不揮発性半導体配億装置及びその製造方法に 関するものである。

#### [0002]

【従来の技術】図23及び図24は、フラッシュEEP ROMの套子構造の一従来例を示している。この従来例 では、Si基板11の表面に、素子分離用のSiOa膜 12を、最初2メモリセル毎に1つの割合で相互に孤立 した島状に形成する。そして、秦子活性領域の表面に、 ゲート絶量膜としてのSi〇。膜13を形成する。

【0003】その後、CVD法で多結晶Si膜14を全 面に堆積させ、この多結晶SI膜14に不純物をドープ する。そして、後に形成する制御ゲートの延在方向とは 直角な方向で分割するように多結晶S i 膜1 4をパター \_ ニングして、多結晶Si膜14をメモリセルの行に対応 させる。

【0004】次に、多結晶Si膜14上の全面に、容量 結合用のSiO: 膜15を形成する。そして、SiO: 膜15上の全面にCVD法で多結晶Si膜16を堆積さ 20 ロンが捕獲されてしまうおそれがある。 せ、この多結晶Si膜16に不純物をドープする。

【0005】その後、多結晶Si膜16とSiOz膜1 5と多結晶Si膜14とSiOz 膜13とを、SiOz 膜12と直角に交わって延在する制御ゲートのパターン に加工する。この結果、多結晶S1膜16で制御ゲート つまりゲート配線が形成され、多結晶5 1 膜14で各メ モリセルに対応する浮遊ゲートが形成される。

【0006】次に、Si基板11の表面のうちでソース 領域のみを露出させるように、フォトレジスト21をパ ターニングする。そして、多結晶Si膜16等とフォト 30 レジスト21とをマスクにして、Si基板11中にPh os\* を70keV程度のエネルギで1×1013cm-2 程度のドーズ量にイオン注入して、N- 層22を形成す

【0007】その後、フォトレジスト21を除去する。 そして、今度は多結晶Si膜16等とSiOz 膜12と をマスクにして、SI基板11中にAs を70keV 程度のエネルギで1×1016cm-1程度のドーズ量にイ オン注入して、N- 層22よりも浅いN- 層23を形成 ソース24であり、Nº 層23のみから成っているのが ドレイン25である。

【0008】以上のようにして製造したフラッシュEE PROMは、構造的にEPROMと類似じているが、E PROMのようにソースとドレインとが互いに同一構造 ではない。これは、記憶情報を消去する時は、ソース2 4に高電圧を印加して、浮遊ゲートである多結晶Si膜 14に蓄積されている電子をファウラー-ノルドハイム 電流としてソース24へ放出するので、ソース21を高 耐圧構造にする必要があるからである。

[0009]

【発明が解決しようとする課題】ところが、図25に示 すように、多結晶Si膜16が図23中で左右方向へ位 置ずれして、SIOx 膜12の端部が多結晶SI膜16 下の途中に位置していると、この多結晶Si膜16下で 隣接メモリセルのドレイン25同士が短絡する。

【0010】何えば、図25において、制御ゲートG1 下の浮遊ゲートに情報を書き込む場合、例えばソースS x に 0 ポルト、ドレインDx に 6 ポルト、制御ゲートG 10 1 に12ポルトを印加する。このとき、本来、ソースS 1 - ドレインD1 間を流れる電流のうち、ホットエレク トロンが制御ゲートGi下の浮遊ゲートに捕獲されるこ とにより情報の書き込みが行われる。ところが、このと き隣接メモリセルのドレインD1、D1が低電位である ことから、ドレインD: 、Di があたかもソースのよう な役割をして、ドレインD:、D:とドレインD:との 間でもこの多結晶Si膜16下で矢印A、Bの方向に電 流が流れ、隣接メモリセルのドレイン同志が短絡し、制 御ゲートG2、G2下の浮遊ゲートにもホットエレクト

【0011】そこで、上記のような位置ずれを回避する ために、上述の一従来例では、図23に示すように、S. i Oz 膜12の端部12'を多結晶Si膜16からソー ス24個へ突出させている。

【0012】しかし、ソース24個へ突出させたSiO ・ 膜12同士も所定の距離だけ離間させる必要があるの で、SiO:膜12の突出分だけソース24の幅を広く する必要がある。このため、この一従来例では集積度を 高めることが難しい。

【0013】そこで、本発明の目的は、集積度のより高 い不揮発性半導体記憶装置を製造することができる方法 及びその不揮発性記憶装置の構造を提供することであ る.

#### [0014]

`【課題を解決するための手段】本発明は、上記目的を達 成するために、活性領域に2重拡散層が形成されている 半導体基板と、この半導体基板の上に形成され一端面が 前配2重拡散層の端部と整合して配置された業子分離絶 緑膜と、この素子分離絶縁膜の前記整合する一端面と整 する。N・層23とN・層22とで構成されているのが 40 合してこの素子分離絶縁膜上に積層配置されているゲー ト部とを有する。また、前記ゲート部は、情報を蓄積す るための浮遊ゲートを更に有する。また、前紀浮遊ゲー トは、前記来子分離絶縁膜上を一部覆って前記活性領域 上に形成されている。また、前配浮遊ゲートと前配活性 領域とを隔てる絶縁膜を更に有する。また、前配ゲート 部は、前配浮遊ゲートへの情報蓄積を制御するための制 御ゲートを更に有する。また、前配制御ゲートは、隣あ う不揮発性半導体配憶装置の制御ゲートと互いに接続し ている。

50 【0015】更に、本発明は、第1の導電性を有する半

導体基板に複数の不揮発性の半導体記憶装置素子をマト リクス状に構成してなる不揮発性半導体記憶装置であっ て、前配半導体基板の活性領域に形成され、前配第1の 導電性とは逆の導電特性をもつ第2の導電性を有する2 重拡散層と、この2重拡散層の端部と一端面が前配半導 体基板上で整合して配置され、上記各半導体記憶装置素 子を電気的に分離するための案子分離絶録膜と、この案 子分離絶縁膜の前記2重拡散層の端部と整合する一端面 と整合してこの素子分離絶縁膜上に積層配置されている 積するための浮遊ゲートを更に有する。また、前記浮遊 ゲートは、前記素子分離絶縁膜上を一部覆って前記活性 領域上に形成されている。また、前記浮遊ゲートと前記 活性領域とを隔てる絶縁膜を更に有する。また、前配ゲ ート部は、前記浮遊ゲートへの情報蓄積を制御するため の制御ゲートを更に有する。また、前配制御ゲートは、 隣あう不揮発性半導体配憶装置の制御ゲートと互いに接 続している。

【0016】更に、本発明は、第1の導電性を有する半 され、前記活性領域上に第1のゲート絶縁膜を介して浮 遊ゲート、第2ゲート絶縁膜、制御ゲートが順次積層配 - 置された不撣発性のMOS電界効果トランジスタを有す る不揮発性半導体記憶素子をマトリクス状に構成してな る不揮発性半導体記憶装置であって、前記第1の導電性 とは逆の導電特性を持つ第2の導電性を有する前配ソー ス電極と、前記ソース電極の端部と一端面が前配半導体 基板上で整合して配置され、前配各不揮発性半導体配像 素子を電気的に分離するための素子分離絶縁膜と、この 面と整合してこの素子分離絶縁膜上に積層配置されてい るゲート部とを有する。また、前記ゲート部は前記浮遊 ゲートと、前記浮遊ゲート上に前記第2ゲート絶縁膜を 介して形成されている前配制御ゲートとを含んでいる。 また、前記浮遊ゲートは前記半導体基板の活性領域上に 前記第1のゲート絶縁膜を介して、前記索子分離絶縁膜 上に一部乗り上げて形成されている。また、前配浮遊ゲ ートは隣あうMOS電界効果トランジスタの浮遊ゲート とは前記素子分離絶録膜上で分離されている。また、前 記ソース電極は、前記半導体基板の活性領域表面近傍に 40 ある第2導電性不鈍物を護く含んだ濃い拡散領域と、こ の濃い拡散領域の外側に存在し、濃い拡散領域よりも第 2 導電性不純物を薄く含んだ薄い拡散領域とを有する。

[0017] 更に、本発明は、半導体基板の表面に素子 分離用の絶縁膜を縞状に形成し、前配絶縁膜と交わって 延在するように前配半導体基板上にゲート配線を形成 し、一対の前記ゲート配線に挟まれている領域のうちで ソース領域とすべき部分を露出させるように、前配半導 体基板及び前配ゲート配線上にレジストを形成し、前配 ゲート配線と前記レジストとをマスクにして前記絶縁膜 50 タックゲート電極として有している。

を除去し、前配半導体基板とは反対導電型で相対的に低 濃度の第1の不純物層を、前記ゲート配線と前記レジス トとをマスクにして前記半導体基板に形成している。

[0018]

【作用】本発明による不揮発性半導体配憶装置は、上記 構成により以下のように作用する。 活性領域に2重拡散 層が形成されている半導体基板上に一端面を前記2重拡 散層の確認と整合して素子分離絶縁膜を形成し、さらに この素子分離絶縁膜の整合する一端面と整合してゲート ゲート部とを有する。また、前記ゲート部は、情報を書 10 部をこの素子分離絶縁膜上に積層配置して構成してい る。このため、ソース領域をゲート配線に対して整合的 に形成しているので、ゲート配線の間隔つまりソース領 域の幅を狭くすることができ、集積度の高い不揮発性半 導体配憶装置を提供することができる。しかも本発明に よれば、追加的なマスキング工程は不要となり、従っ て、製造工程を大幅に増加させることもなく、集積度の 高い不揮発性半導体記憶装置を提供することができる。

【0019】さらに、本発明による不揮発性半導体記憶 装置は、素子分離領域をゲート領域に対して自己整合的 導体基板の活性領域にソース電極、ドレイン電極が形成 20 に形成しているので、素子分離領域について遊びの領域 を取る必要がなくなり、ゲート配線の間隔はソース領域 の幅として設計すればよいので、ゲート配線の間隔を従 来よりも狭く構成することができるので、従来装置より も集積度の高い不揮発性半導体記憶装置を提供すること ができる。

【0020】また、本発明による不揮発性半導体配像装 置の製造方法では、ソース領域とすべき部分を露出させ るように半導体基板及びゲート配線上にレジストを形成 し、このレジストとゲート配線とをマスクにして素子分 **案子分離拍録膜の前記ソース電極の端部と整合する一端 30 難用の拍録膜を除去することによって、ソース領域を形** 成しているので、ソース領域をゲート配線に対して自己 整合的に形成することができる。

> 【0021】しかも、ソース領域を形成するために用い ているレジストは、ソースを構成する低濃度不純物層を 形成するためにも用いているので、迫加的なマスキング 工程は不要である。

[0022]

【実施例】以下、本発明の一実施例を、図1乃至図22 を用いて説明する。

【0023】まず、図2を用いてその構成を説明する。 図2は本発明の一実施例である不揮発性半導体配憶装置 の要部拡大平面図である。図2中の一点鎖線で囲まれた 領域は、不揮発性半導体記憶装置の単位メモリセル30 を示している。この不揮発性半導体配憶装置の単位メモ リセル30は、それぞれソース拡散層32と、ピットラ インとなるアルミ配線34と接点35でコンタクトされ ているドレイン拡散層36とを有し、ワード線となる第 2多結晶シリコン層38とその下に第2ゲート絶縁膜を 介して浮遊ゲートとなる第1多結晶シリコン層48をス

7

[0024] 更に、本発明による構造では、隣あうセルとは来子分離絶縁膜42で隔てられているが、この来子分離絶縁膜42がそれと直交する前配第2多結晶シリコン層38及びソース拡散層32と自己整合的に形成されていることを特徴としている。

【0026】まず、図3及び図13に示すように、従来より周知の技術であるフォトリソグラフィー及びLOCOS社を用いて、P型シリコン(S1)半導体基板11上の妻子分離絶録膜42を形成する位置に図示しないレジストを整布し、このレジストを整布しない領域に窒化シリコン(SinN4)膜43を形成する。その後、窒化シリコン膜43をマスクとして半導体基板11の表面を選択的に酸化することにより、素子分離絶録膜42を形成する。その結果、図13に示すように、図3のIII-III線、IV-IV線方向に延在する縞状に素子分離絶録度42が形成される。

[0027] 次に、図3及び図14に示すように、S1 N4 膜43をエッチングにより除去し、表出した半導体基板11の活性領域44上に800℃スチーム雰囲気にて第1ゲート酸化膜46を約10nm程度の膜厚に形 30 成する。

【0028】その後、図4及び図15に示すように、N型にドープされた第1多結晶シリコン層48を半導体基板11の全面に科学的気相成長法(以下CVD法と称す)によって、約150nm程度の膜厚に堆積し、前記活性領域44上を被覆し、案子分離絶縁膜42上で分離され、かつ、図4のIII-1II線、IV-IV線方向に延びるパターンを形成する。その後、前記第1多結晶シリコン層48上に酸化膜換算でおよそ20~25nm程度のONO絶縁膜からなる第2ゲート絶縁膜50を40形成する。

【0029】次に、図5及び図16に示すように、上記第2ゲート絶録膜50上の所定位置に、さらにN型にドープされた第2多結晶シリコン層38をCVD法によって約300nm程度の膜厚に堆積する。なお、この第2多結晶シリコン層38については、必要に応じてさらに上層にWSiaを堆積することでポリサイド構造配線とすることもできる。

【0030】その後、図6及び図17に示すように、フとができ、かつ、よりセルサイスの小さな構造 オトリソグラフィー及び異方性ドライエッチング法(以 50 揮発性半導体配憶装置を実現することができる。

下RIE法と称す)を用いて、I-I線、1I-II線 方向に延びたパターンを形成し、第2多結晶シリコン層 38によりワード線を形成する。このワード線は、第2 多結晶シリコン層38の下にある前配第2ゲート絶縁膜 50、第1多結晶シリコン層48を順次上層をマスクと してエッチングすることにより形成する。この時点での I-I線、II-II線に沿ってみた縦断面図は、図1 7(a)、(b)に示すとおりで、各々ワード線上及び ソース線上の断面図を表している。

[0031] これより、本発明の製造工程の更なる要部を示す工程となる。まず、図7及び図18、特に図18 (c)、(d)に示すように、ソース領域となる個所のみ関ロするように、フォトリソグラフィーを用いて図に示す関所にフォトレジスト52を形成する。

[0.0.3 2] 次に、図8及び図19に示すように、RIE法を用いて、II-II線を横切る素子分離絶縁膜4/2及び第1ゲート酸化膜46をエッチング除去する。この状態をII-II線に沿ってみた縦断面図を図19(b)に示す。

[0033] 次に、図9及び図20に示すように、前記フォトレジスト52及び第2多結晶シリコン層38によって構成されるワード線をそのままマスクとして利用し、イオン注入法を用いてリン(P)不純物を基板中に導入してN・層56を、さらにヒ素(As)不純物を導入してN・層54を形成し二重拡散のソース領域32を形成する。この状態を11-11線に沿ってみた縦断面図を図20(b)に、III-III線、IV-IV線に沿ってみた縦断面図をそれぞれ図20(c)、(d)に示す。

[0034] その後は、図10及び図21に示すように、フォトレジスト52を除去し、ドレイン領域となる 個所を関ロするように、フォトリソグラフィーを用いて 図に示す個所にフォトレジスト58を形成し、イオン注 入法を用いて、ヒ素(As)不純物を半導体基板11中 に導入して図11及び図22(d)に示すように、ドレイン拡散層36を形成する。

【0035】そして、図12及び図1に示すように、従来方法と同じくCVD法により層間絶録膜62を形成し、フォトリソグラフィーを用いて前配ドレイン拡散層36上等を関ロして、関口部64にスパッタ法によりアルミニウム(Al)34を蒸着することにより接点35を形成し、フォトリソグラフィーを用いてパターニングすることによりアルミ配線34(ピット線)を形成して、図1(a)、(b)、(c)、(d)、図2、図13に示す不揮発性半導体配像装置の構造を得る。

[0036]以上説明した方法によれば、従来からのF LASH EEPROMの製造方法に新たなマスクを増 やすことなく非対称なソース・ドレイン拡散層を得るこ とができ、かつ、よりセルサイズの小さな構造を持つ不 網路性坐滅体記憶装置を実現することができる。

Į.

[0037]

【発明の効果】以上のように、本発明による不揮発性半 導体体配像装置は、ソース領域をゲート配線に対して自 己整合的に形成しているので、ゲート配線の間隔つまり ソース領域の幅を狭くすることができ、しかも追加的な マスキング工程は不要である。従って、製造工程を大幅 には増加させることなく、集積度の高い不揮発性半導体 配憶装置を提供することができる。

【0038】また、本発明による不揮発性半導体記憶装 形成しているので、素子分離領域について遊びの領域を 取る必要がなくなり、ゲート配線の間隔はソース領域の 幅として設計すればよいので、ゲート配線の間隔を従来 よりも狭く構成することができるので従来装置よりも集 積度の高い不揮発性半導体配憶装置を提供することがで

【0039】さらに、本発明による不揮発性半導体配像 装置の製造方法によれば、ソース領域とすべき部分を解 出させるように半導体基板及びゲート配線上にレジスト を形成し、このレジストとゲート配線とをマスクにして 20 部拡大側断面図である。 素子分離用の絶縁膜を除去することによって、ソース領 域を形成している。そのため、ソース領域をゲート配線 に対して自己整合的に形成することができる。

【0040】しかも、ソース領域を形成するために用い られているレジストは、ソースを構成する低濃度不純物 層を形成するためにも用いられているので、迫加的なマ スキング工程は不要である。

### 【図面の簡単な説明】

【図1】本発明の一実施例を示し、図12に示す製造工 程におけるI-I線、II-II線、III線-III 30 線、IV-IV線に沿う要部拡大側断面図である。

【図2】本発明の一実施例を示す要部拡大平面図であ

【図3】図2に示す本発明の一実施例を製造工程毎に説 明するための要部拡大平面図である。

【図4】図2に示す本発明の一実施例を製造工程毎に説 明するための要部拡大平面図である。

【図5】図2に示す本発明の一実施例を製造工程毎に説 明するための要部拡大平面図である。

明するための要部拡大平面図である。

【図7】図2に示す本発明の一実施例を製造工程毎に説 明するための要部拡大平面図である。

【図8】図2に示す本発明の一実施例を製造工程毎に説 明するための要都拡大平面図である。

【図9】図2に示す本発明の一実施例を製造工程毎に説 明するための要部拡大平面図である。

【図10】図2に示す本発明の一実施例を製造工程毎に

説明するための要部拡大平面図である。

【図11】図2に示す本発明の一実施例を製造工程毎に 説明するための要部拡大平面図である。

【図12】図2に示す本発明の一実施例を製造工程毎に 説明するための要部拡大平面図である。

【図13】図3に示す製造工程における「一「線、「「 - I I線、I I I線-I I I線、I V-I V線に沿う要 部拡大側断面図である。

【図14】図3に示す製造工程におけるI-I線、II **置は、素子分離領域をゲート領域に対して自己整合的に 20 -1 I線、III線-1II線、IV-IV線に沿う要** 部拡大側断面図である。

> 【図15】図4に示す製造工程におけるI-1線、II - 「 「 線、 」 「 「 線 - 」 」 「 線、 「 V - 」 V 線に沿う要 部拡大側断面図である。

> 【図16】図5に示す製造工程における1-1線、11 - I I 線、 I I I 線 - I I I 線、 I V - I V線に沿う要 部拡大側断面図である。

【図17】図6に示す製造工程におけるI-「線、「I - I I 線、 I I I 線 - I I I 線、 I V - I V線に沿う要

【図18】図7に示す製造工程におけるI-I線、II - I I 線、 I I I 線 - I I I 線、 I V - I V線に沿う要 部拡大側断面図である。

【図19】図8に示す製造工程における「一「線、「「 - 1 1線、 1 1 1線- 1 1 1線、 1 V- 1 V線に沿う要 部拡大側断面図である。

【図20】図9に示す製造工程におけるI-I線、II - I I 線、 I I I 線 - I I I 線、 I V - I V線に沿う要 部拡大側断面図である。

【図21】図10に示す製造工程におけるI-I線、I I-II線、III線-III線、IV-IV線に沿う 要部拡大側断面図である。

【図22】図11に示す製造工程における1-1線、1 Ⅰ-ⅠⅠ線、ⅠⅠⅠ線-ⅠⅠⅠ線、ⅠⅤ-ⅠⅤ線に沿う 要部拡大側断面図である。

【図23】本発明の一従来例を示す部分拡大平面図であ


【図24】図23のV-V線に沿う要部拡大側断面図で

【図6】図2に示す本発明の一実施例を製造工程毎に説 40 【図25】従来例の問題点を説明するための部分平面図 である.

【符号の説明】

- 11 半導体基板
- 32 ソース領域
- 38 第2多結晶シリコン層
- 42 秦子分離絶縁膜
- 48 第1多結晶シリコン層


-532-




(8)

特別平5-259476







【図6】




【図7】







[図23]
















(図14)




















【图15】













# 【図16】













[図17]














[図18]














フロントページの続き

(51) Int. Cl. : 護別記号 庁内整理番号 F I

技術表示箇所

G11C 16/04 H01L 27/115

8728-4M H O 1 L 27/10 4 3 4